PATENT ABSTRACTS OF JAPAN



(11)Publication number:

2000-298982

(43)Date of publication of application: 24.10.2000

(51)Int.CI.

G11C 11/406 G11C 11/403

(21)Application number: 11-106813

(71)Applicant: FUJITSU LTD

(22)Date of filing:

14.04.1999


(72)Inventor: TAKEMAE YOSHIHIRO

MATSUZAKI YASURO

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce power consumption of refresh operation by providing a second refresh mode refreshing a part of a memory cell as necessary and refreshing only a required region. SOLUTION: When a self-refresh command is supplied from the outside in an active state, a command decoder 2 generates a self-refresh command signal SR1, and a device is made a power-down state. A refresh control circuit starts an oscillator 5 by a control signal SR2, and generates periodically a refresh control signal REF2 supplied to a refresh address counter 7 and an AND gate 13 based on a generated clock signal. Address information of a memory cell to be refreshed is set externally to a refresh address register 61, and when an address in a specified range is generated in the refresh address counter 7, refreshing is performed only in a region required for holding this data.



LEGAL STATUS

[Date of request for examination]

26.09.2003

[Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-298982 (P2000-298982A)

(43)公開日 平成12年10月24日(2000.10.24)

(51) Int.Cl.*

觀別記号

F 1

テーマコード (参考)

G11C 11/406

11/403

G11C 11/34

363J 5B024

363M

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出顯器号

特顯平11-106813

(71)出職人 000005223

當上通株式会社

(22)/川瀬日 平成11年4月14日(1999: 4.14) 神奈川県川崎市中原区上小田中4丁目1番

(72) 発明者 竹前 義博

神奈川県川崎市中原区上小田中4丁目1番

1号 富計道株式会社内

(72)発明者 松崎 康郎

神奈川県川崎市中原区上小田中4丁月1番

1号 富士通株式会社内

(74)代與人 100077517

弁理士 石田 敬 (外3名)


Fターム(参考) 5B024 AA01 BA29 CA16 DA14 DA18

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 パワーダウン状態でのリフレッシュ動作は、 デバイス内部のオシレータ等によりクロックを発生して 全てのメモリセルをリフレッシュするようになっている ため、パワーダウン時の消費電力を低減することは困難 であった.

【解決手段】 メモリセル9の記憶保持のために定期的 にリフレッシュを必要とする半導体記憶装置であって、 全てのメモリセルをリフレッシュする第1のリフレッシ ュモードと、少なくとも一部のメモリセルをリフレッシ ュする第2のリフレッシュモードとを備えるように構成 する.



・【特許請求の範囲】

【請求項 1】 メモリセルの記憶保持のために定期的に リフレッシュを必要とする半導体記憶装置であって、 全てのメモリセルをリフレッシュする第1のリフレッシュモードと、

少なくとも一部のメモリセルをリフレッシュする第2の リフレッシュモードとを備えることを特徴とする半導体 記憶時間。

【請求項 2】 請求項 1に記載の半導体記憶装置において、該半導体記憶装置は、

前記第2のリフレッシュモードでリフレッシュの対象となるメモリセルのアドレス情報を格納するリフレッシュアドレスレジスタを備えることを特徴とする半導体記憶装置。

【請求項 3】 請求項 2に記載の半導体記憶装置におい て、該半導体記憶装置は、

リフレッシュアドレスを発生するリフレッシュアドレス カウンタと、

前記リフレッシュアドレスおよび前記リフレッシュアド レスレジスタに格納された情報を比較する比較器とを備 え、

前記第1のリフレッシュモードにおいては、前記リフレッシュアドレスカウンタが発生する各リフレッシュアドレスに対してリフレッシュを行い、

前記第2のリフレッシュモードにおいては、前記比較器 の比較結果に従ってリフレッシュを行うことを特徴とす る半導体記憶装置。

【請求項 4】 請求項 2に記載の半導体記憶装置において、該半導体記憶装置は、

リフ レッシュアドレスを発生するリフレッシュアドレス カウンタを備え、

前記第1および第2のリフレッシュモードにおいては、 前記リフレッシュカウンタが発生する各リフレッシュア ドレスに対してリフレッシュを行い、

前記第2のリフレッシュモードにおいては、前記リフレッシュアドレスレジスタに接納された情報に従って前記 リフレッシュアドレスカウンダのカウント範囲を制限することを特徴とする半導体記憶装置。

(請求項 5) 請求項 2に記載の半導体記憶装置におい て、前記半導体記憶装置は、

第1のリフレッシュアドレスをカウントするリフレッシュアドレスカウンタと、

該リフレッシュアドレスカウンタの出力の少なくとも一部、および、前記リフレッシュアドレスレジスタに格納された情報から第2のリフレッシュアドレスを生成する リフレッシュアドレス生成器とを備え、

前記第1のリフレッシュモードにおいては、前記第1の リフレッシュアドレスに対してリフレッシュを行い、 前記第2のリフレッシュモードにおいては、前記第2の リフレッシュアドレスに対してリフレッシュを行うこと を特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に関 し、特に、メモリセルの記憶保持のために定期的なリフ レッシュ動作を必要とするダイナミック型の半導体記憶 装置に関する。近年、DRAM (Dynamic Random Acces s Memory) 等のダイナミック型半導体記憶装置は、半導 体製造技術の進歩に伴って高集積化並びに大容量化され て来ている。このような半導体記憶装置において、アク ティブ状態でのリフレッシュ動作は、外部からのリフレ ッシュコマンド入力に基づいて行われ、また、パワーダ ウン状態でのリフレッシュ動作は、デバイス内部のオシ レータ等によりクロックを発生して行われ、さらに、リ フレッシュするメモリセルのアドレスは、デバイスに備 えられたリフレッシュアドレスカウンタにより自動的に 発生されるようになっている。そして、このようなダイ ナミック型半導体記憶装置のリフレッシュ動作(セルフ リフレッシュ動作) の消費電力をより一層低減すること のできる半導体記憶装置の提供が要望されている。 [0002]

【従来の技術】図1は従来の半導体記憶装置の一例を示すブロック図であり、シンクロナスDRAM(SDRAM)のリフレッシュ回路の接成を示すものである。図1において、参照符号101はクロックダ、103はアドレスバッファ、104はリフレッシュ制御回路、105は発振器(OSC)、そして、106はモードレジスタを示している。また、参照符合107はリフレッシュアドレスカウンタ、108はRAS系制御回路、109はDRAM3ア、110はセレクタ、そして、111はアドレスラッチを示している。

【0003】図1に示す従来のSDRAM(半導体記憶 装置)において、アクティブ状態の場合、外部からのリ フレッシュコマンド (AUTO REFRESH) が入 カされると、コマンドデコーダ102からリフレッシュ コマンド信号AR1がリフレッシュ制御回路104に入 力され、リフレッシュ制御回路104は、このリフレッ シュコマンド信号 AR1に基づいてリフレッシュ制御信 号REF1を発生する。ここで、コマンドデコーダ10 2には、チップセレクト信号/CS、ロウアドレススト ローブ信号/RAS、コラム アドレスストローブ信号/ CAS、および、ライトイネーブル信号/WEが入力さ れ、また、CLKバッファ101には、クロックCLK およびクロックイネーブル信号CKEが入力され、そし て、アドレスパッファ103には、アドレス信号Aロ~ Akが入力されている。なお、リフレッシュコマンド (AUTO REFRESH) は、例えば、クロックイ ネーブル信号CKEおよびロウアドレスストローブ信号 /RAS等の組み合わせとして外部から与えられる。

【0004】リフレッシュアドレスカウンタ107は、リフレッシュ制御信号REF1が1回入力されるとアドレスを1つカウントアップするカウンタとして構成した。 リフレッシュ制御信号REF1が入る毎にリフレッシュ制御信号REF1は、リフレッシュ制御信号REF1は、リフレッシュ制御信号REF1が入力されると、リフレッシュアドレスADR1を選択し、また、それ以外の場合(リフレッシュ制御信号REF1が入力されない場合)には、アドレスパッファ103の出力である外部からのアドレスAD1を選択し、それアドレスラッチ111に伝えるようになってい

(0005) なお、リフレッシュ制御信号 R E F 1 は、R A S 系制御回路 108にも供給され、アドレスラッチ111の出力により選択されたDR A M コア 109のワード線に接続されたメモリセルに対してリフレッシュを行う。そして、DR A M コア 109に対ける全てのメモリセルの記憶を保持するために、決められた時間内に所定回数のリフレッシュコマンドを入力し、リフレッシュ動作を繰り返すようになっている。

【0005】一方、パワーダウン状態の場合、まずアクティブ状態において外部からセルフリフレッシュコマンド(SELF REFRESH)が供給されるど、コマンドデコーダ102がセルフリフレッシュコマンド信号SR1を発生してデバイス(半導体記憶装置)はパワーダウン状態になる。なお、セルフリフレッシュとは、リフレッシュ動作を継続するパワーダウンモードのことである。

【0007】リフレッシュ制御回路104は、セルフリフレッシュコマンド信号SR1が入力すると制御信号SR2により発掘器(OSC)105を起動させ、発振器105が発生するクロック信号に基づいて周期的にリフレッシュ制御信号REF1を発生させる。なお、セレフは10およびRAS系制御回路108等の動作は、上述したアクティブ状態の場合のリフレッシュ動作と同様であるのでその説明は省略する。

【0008】 なお、モードレジスタ106は、コマンド デコーダ102の出力およびアドレスパッファ103の 出力を受け取り、例えば、SDRAMのパーストモード におけるパースト長やコマンドが入力されてからデータ が出力されるまでのレーテンシ等を保持する。

[6000]

【発明が解決しようとする課題】前述したように、従来のダイナミック型半導体記憶装置(SDRAM)は、アクティブ状態のリフレッシュ動作でもパワーダウン状態のリフレッシュ動作でも、DRAMコア109における全てのメモリセルをリフレッシュするようになっている。

【0010】ところで、アブリケーションによっては、一時的に扱う情報は多くても、継続的に記憶しておく必要のある情報は少ないものも有り、従って、パワーダウン状態においては、DRAMコア109における一部のメモリセルのみのデータを保持しておけばよいといった場合が数多く存在する。具体的に、バッテリ駆動をオンにした状態における一部のデータだけを保持しておけばした状態における一部のデータだけを保持しておけば他の全ての情報を保持しておかなくてもよいといったものがある。

【0011】しかしながら、従来のダイナミック型半導体記憶装置では、DRAMコア109における全てのメモリセルをリフレッシュするようになっているため、パワーダウン時の消費電力(例えば、数・時に、パッテリシー 別により使用することは開業であった。特に、パッテリシーが、パワーダウン時の消費電力が連続情機時間に直接影響を及ぼすため、消費電力の低減の要求は、パッテリ駆動の状態である。なお、消費電力の低減の要求は、パッテリ駆動の状態でなる。なお、消費電力低減の要求は、パッテリ駆動の排帯端末装置ばかりでなく、ダイナミック型半導体記憶装置を使用する他の様々な機器においても必要とされている。

【0012】本発明は、上述した従来の半導体記憶装置が有する課題に鑑み、必要な領域だけをリフレッシュすることにより、リフレッシュ動作の消費電力を低減し、パワーダウン状態における消費電力を大幅に削減することを目的とする。

[0013]

【課題を解決するための手段】本発明によれば、メモリセルの記憶保持のために定期的にリフレッシュを必要とする半導体記憶装置であって、全てのメモリセルをリフレッシュもる第1のリフレッシュモードと、少なくとも一部のメモリセルをリフレッシュする第2のリフレッシュモードとを備えることを特徴とする半導体記憶装置が提供される。

 フレッシュ動作の回数、リフレッシュアドレスカウンタの初期値、或いは、リフレッシュの対象となるメモリセルを全てリフレッシュするためのリフレッシュ動作の回数およびリフレッシュアドレスカウンタの初期値の両方としてもよい。なお、リフレッシュアドレスカウンタの初期値は、リフレッシュの対象となるアドレスの範囲の最小値または最大値としてもよい。

【0015】本発明の半導体記憶装置は、複数のメモリセルブロックを備え、リフレッシュアドレスレジスタに格納される情報は、第2のリフレッシュモードにおいてリフレッシュの対象となるメモリセルブロックを選択するアドレス情報であってもよい。さらに、本発明の半導体記憶装置は、複数のメモリセルブロックを備え、リフレッシュア・レスレジスタに格納される情報は、第2のリフレッシュモードにおいてリフレッシュを選択するためのアトレス情報であってもよい。なお、リフレッシュアドレス生成器は、セレクタを備えてもよい。

【0016】また、第1のリフレッシュモードは、外部からのタイミング信号に同期してリフレッシュを行い、第2のリフレッシュモードは、内部発生クロックに同期してリフレッシュを行うようにしてもよい。さらに、第2のリフレッシュモードにおけるリフレッシュ動作の頻度を、リフレッシュ対象となるメモリセルの数に対応して変更してよい。そして、第2のリフレッシュモードは、パワーダウン状態においてメモリセルのセルフリフレッシュを行うモードであってもよい。

(発明の実施の形態)以下、図面を参照して、本発明に係る半導体記憶装置の実施例を詳述する。図 2 は本発明に係る半導体記憶装置の第1実施例を示すブロック図であり、シンクロナスDRAM(SDRAM)のリフレッシュ回路の構成を示すので、6 図2において、参照符号1はグロックバッファ(CLKバッファ、4はリフレッシュ制御回路、5は発振器(OSC)、そして、6はモードレジスタを示している。また、参照符合7はリフレッシュアドレスカウンタ、8 はRAS系制御回路、9 はDRAMコア、1 0 はセレクタ、1 1 はアドレスラッチ、1 2 は比較器、そして、1 3 はANDゲートを示している。

【0018】図2に示す本発明の第1実施例の半導体記憶装置と前述した図1の従来の半導体記憶装置との比較から明らかなように、本第1実施例では、図1の従来例に対して、モードレジスタ6に設けられたリフレッシュアドレスレジスタ61、比較器12、および、ANDゲート13が追加されている。すなわち、図2に示す第1実施例のSDRAM(半導体記憶装置)において、リフレッシュアドレスレジスタ61には、セルフリフレッシ

【0019】比較器12は、リフレッシュアドレスカウンタ7で発生したリフレッシュアドレスADR1とリフレッシュアドレスADR1とリフレッシュアドレスなら1とルフレフレッシュの対象となるメモリセルのアドレスの最小値および最大値)を比較し、一致したら(セルフリフレッシュ対象アドレスであることを検出したら)その出力信号CMPを高レベル『H』とするもので、セルフリフレッシュモード時にはセルフリフレッシ制御信報を行い、セルフリフレッシュモード時のそれ以外の場合は出力CMPを低レベル『L』に固定するようになっている。

【0020】図3は図2の半導体記憶装置におけるセルフリフレッシュ動作を説明するための図である。図3に示されるように、比較器12は、リフレッシュアドレスレジスタ61に保持されたセルフリフレッシュの対象はあるメモリセルのアドレスの最小値Amおよび最大値ApシュアドレスADR1(AD~AK)と比較し、一致するアドレス範囲Am~Anにおいて出力信号CMPを高レベル『H』としてセルフリフレッシュを行い、一致Arは出力信号CMPを高レベル『H』としてセルフリー1はよびAn+1~Akでは出力信号CMPを低レベル『L』としてセルフリフレッシュを行わない。

【0021】すなわち、リフレッシュ制御回路4の出力であるリフレッシュ制御信号REF2は、ANDゲートの入力信号(比較器12の出力信号)CMPが高レベル『H』のときにリフレッシュ制御信号REF1としてRAS系制御回路8およびセレクタ10に供給され、リフレッシュアドレスレジスタ61に保持されたセルフリフレッシュの対象となるメモリセに分けでようになってリフへAnだけセルフリフレッシュを行うようになっている。【0022】なお、アクティブ状態の場合は、図1を参り照して説明した従来の半導体記憶装置と同様に、外部からのリフレッシュコマンド(AUTO REFRES

H) が入力されると、コマンドデコーダ2からリフレッシュコマンド信号 AR 1 がリフレッシュ制御回路 4 にシュカされ、リラレッシュ制御回路 4 にシュコマンド信号 AR 1 に基づいてリフレッシュータ2 に基づいてリフレッシュータ2 に基づいてリフレッシュータ2 に で、ロウアドレスーラーダ2 に で、ロウアドレス 1 に し アドレスストレーブ A S で いっかった。ファドレスカウの C L K バックイネーブル信号 C K E が入力され、そして、入れックイネーブル信号 C K E M A D T C に スパッフ な B は、リフレば、クロック C A D T C に R E S H D ング・スパッちの な B は、例 トランドレスコマック F C E S A D と B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D で B A D C A

【〇〇23】リフレッシュアドレスカウンタァは、リフレッシュ制御信号REF2が1回入力するとアドレスを1つカウントアップするカウンタをはされ、リフレッシュ制御信号REF2が入る毎にリフレッシュ制御信号の出力に発生する。また、リフレッシュ制御信号REF2はANDゲート13にも供給され、比較器12の出力CMPとの論理様を取ってRAS系制御回路8およびセレクタ10にリフレッシュ制御信号REF1を供給するようになっている。ここで、比較器12の出力CMPは、さルプリフレッシュ時以外は、高レベル『H』に固定される。

【0024】また、パワーダウン状態の場合、アクティブ状態において外部からセルフリフレッシュコマンド(SELF REFRESH)が供給されると、コマンドデコーダ2がセルフリフレッシュコマンド信号SR1を発生してデバイスはパワーダウン状態となり、リフレッシュ制御回路104は、制発器5が発生するクロッカに号に基づいて、リフレッシュアドレスカウンタアおほ号に基づいて、リフレッシュアドレスカウンタアおほ号のMNDゲート13に供給されるリフレッシュ制御信号REF2を周期的に発生させる。

【0025】さらに、リフレッシュ制御信号 REF1はセレクタ10に供給され、該リフレッシュ 制御信号 REF1が入力されると、リフレッシュアドレスカウンタ7の出力であるリフレッシュ 制御信号 REF1なた。それ以外の場合(リフレッシュ制御信号 REF1が入力されない場合)には、アドレスバッファ3の出力である外部からのアドレスAD1を選択し、それぞれアドレスラッチ11に伝える。また、リフレッシュ制御信号 REF1は、RAS系制御回路8にも供給され、アドレスラッチ11の出力により選択されたDRAMコアシのワード執に接続されたメモリセルに対してリフレッシュを行うようになっている。

【0025】本発明の第1実施例によれば、パワーダウン時のリフレッシュの対象となるメモリセルのアドレス

情報をリフレッシュアドレスレジスタ 5 1 に外部から設定することによって、セルフリフレッシュにおいては、リフレッシュアドレスレジスタ 5 1 で指定した範囲内のアドレスがリフレッシュアドレスカウンタ7 から発生した場合だけ(データ保持の必要な領域だけ)をリフレッシュしてリフレッシュ動作の消費電力を低減することができる。

【〇〇27】図4は本発明に係る半導体記憶装置の第2実施例を示すブロック図であ り、図5は図4の半導体記憶装置におけるセルフリフレッシュ動作を説明するための図であ る。図4に示す本第2実施例は、前述した図2に示す第1実施例において常に動作していたリフレッシュアドレスカウンタ7(7a)の動作を制限してより一層の消費をつかの低減を図ったものであ る。図4において、参照符合6aはモードレジスタ、61aはリフレッシュアドレスレジスタ、611はリフレッシュアドレスの最大値を格納するレジスタ、7aはリフレッシュアドレスカウンタ、12は比較器、そして、121は〇Rゲートを示している。

【0028】図4に示されるように、本第2実施例において、リフレッシュアドレスレジスタ61 a に保持されたリフレッシュアドレスの最小値(5 1 1)は、そのままリフレッシュアドレスカウンタ7 a に供給された。サフレッシュアドレスレジスタ61 a に保持されたリフレッシュアドレスの最大値(5 1 2)は、比較器 1 2 a に供給されている。そして、比較器 1 2 a の出力信号のMPおよびリフレッシュ制御回路4の出力であるセルフリフレッシュ制御信号 S E R ゲート 1 2 1 により論理和が取られ、セット信号 S E T としてリフレッシュアドレスカウンタ7 a に供給される。

【0029】本第2実施例では、セルフリフレッシュモ ードに入ると、まず、セルフリフレッシュ制御信号 (パルス信号) SR3が出力 (1発発生) され、ORゲート 121を介してセット信号SETがリフレッシュアドレ スカウンタ7 aに入力され、リフレッシュアドレスレジ スタ6 1 a に保持されたリフレッシュアドレスの最小値 (6 1 1: Am) がリフレッシュアドレスカウンタフa に初期値としてセットされる。次いで、セルフリフレッ シュが開始され、アドレスAmから順次リフレッシュ動 作が行われる。そして、リフレッシュアドレスカウンタ 7gの出力であ るリフレッシュアドレスADR1がリフ レッシュアドレスレジスタ 6 1 a に保持されたリフレッ シュアドレスの最大値(6 12:An)に達すると、比 餃器128が出力信号(パルス信号) CMPを出力(1 発発生) する。この信号 CMPは、ORゲート121を 介してセット信号 SETとしてリフレッシュアドレスカ ウンタ7gに入力され、該リフレッシュアドレスレジス タ7 a に初期値(Am)が再設定され、以後同様の動作 を繰り返す。 これにより、リフレッシュアドレスカウン

タ7gは、リフレッシュアドレスレジスタ51gに設定されたアドレス範囲(Am~An)内だけで動作することになる。

【0030】ここで、第2実施例では、リフレッシュアドレスレジスタ61eに対してセルフリフレッシュの対象となるメモリセルのアドレスの最小値Am(611)るなが最大値An(612)を保持するようにしている保持するように構成してもよい。すなもち、例えば、帰述してもよい。すなもち、何には、アドレスレジスタ61eに対して最小値Am(611)だけを格納した場合には、アドレスAm~Akがセルリフレジスタ61eに対して最大値An(612)だけをおりした場合には、アドレスAO~Anがセルフリレシスタ61eには、アドレスAO~Anがセルフリレレの対象になる。

【0031】なお、アクティブ状態でのリフレッシュ動作においては、セルフリフレッシュ制御信号 SR3および比較器12 mの出力信号 CMPは出力されなたの、リフレッシュアドレスカウンタフョはコオるアドレスを発生することになる。図6は本発明に係る半導体記むで、参照符合 5 bはモードレジスタ、61 bはリフレッシュアドレスを表生である。図6においック最小値を格動するレジスタ、61 3 はリフレスの最格的するレジスタ、12 bは比較器、そして、12 cはカウンタを示している。

【0032】図6に示す本第3実施例では、前述した第1実施例および第2実施例におけるリフレッシュアドレスレジスタ61(61 a)に保持するリフレッシュアドレスの最大値(612)の代わりにリフレッシュ回数(613)を格納するようにしたものである。すなわち、図6に示されるように、本第3実施例では、リフレッシュアドレスレジスタ61bには、リフレッシュアドレスの最小値(611: Am)とリフレッシュ回数(613)が格納されるようになっており、カウンタ122によりリフレッシュ回数(613)をカウントするようになっている。

【0033】すなわち、本第3実施例では、セルフリフレッシュモードにおいて、リフレッシュアドレスカウンタ7は、カウントアップを行ってリフレッシュアドレス ADR 1を発生し、また、比較器126は、リフレッシュアドレスADR 1とリフレッシュアドレスの最信号のMPを発生する。カウンタ122は、信号のMPを受けてトッシュ制御回路4の出力信号の1を発生すると共に、リフレッシュ制御回路4の出力であるリフレッシュ制御回路4の出力であるリフレッシュ制御同路4の出力であるリフレッシュ制御信号REF2の発生回数のカウントを開始し、リフレッシュトレスレジスタ516の回数情報(513)と一致したら、信号の1を低レベル『L』に下げる。これによ

り、信号C1が高レベル『H』となる期間だけ、信号REF2がリフレッシュ制御信号REF1としてRAS系制御回路8およびセレクタ10に供給されることになる。なお、他の構成は、図2の第1実施例と同様でありその説明は省略する。

【0034】なお、リフレッシュアドレスレジスタ51bに対しては、リフレッシュアドレスの最小値(511)の代わりに最大値を格納値から所定のリフレッシュアドレスの最大値から所定のリフレッシュアドレスの最大値から所定のリフレッシュラに対してリフレッシュを行うように構成することもできる。図7は本発明に係る半導体記憶装置の第4実施例を示すブロック図である。この図7に示す第4実施例では、モードレジスタ5cのリフレッシュアドレスレジスタ51cに対してリフレッシュ対象となるりRAMコア9におけるブロックアドレスを格納するようになっている。

【0035】例えば、DRAMコアタが複数のメモリセルブロックから構成されているとき、このDRAMコアタの一部のメモリセルブロックだけをセルフリフレッシュするのに有効なものである。そして、リフレンシュタトレスレジスタ61cは、セルフリフレッシュの対象となるブロック選択アドレスが格納され、また、リフレッシュアドレスカウンタフトは、ブロック選択に使用される上位ビット日Bとブロック内でのワード執選択に用いる下位ビット上Bに分けで出力するようになっている

【0036】すなわち、セレクタ14は、リフレッシュ制御回路4からのセルフリフレッシュ制御信号らR2により、セルフリフレッシュモードではリフレッシュアドレスレジスタ61cのブロック選択アドレスを選択してセレクタ10に供給し、それ以外ではリフレッシュアドレスカウンタ76の上位ビットHBを選択してセレクタ10に供給するようになっている。

【0037】ここで、前述した本発明の第1実施例~第4実施例では、セルフリフレッシュの対象となるメモリセルの個数はリフレッシュアドレスレジスタ61(61e,61b,000である。すなわち、第1実施例および第2実施例では、最小値および最大値の設定により変えることができ、また、第3実施例では、回数を変更すればよく、そして、第4実施例では、リフレッシュ対象ブロックアドレスを複数設定できるようにしておけばよい。

【0038】さらに、セルフリフレッシュの対象となる各メモリセルは、所定の時間内に1回のリフレッシュを行う必要があるが、第1実施例および第3実施例ではリフレッシュアドレスカウンタ7がセルフリフレッシュモードにおいて所定の時間内に一周するよび第4実施例ではセルフリフレッシュの対象となるメモリセルの数が増加すれば特定のメモリセルに対してセルフリフレッシュ

の実施される時間間隔が長くなってしまう。そこで、セルフリフレッシュの対象となるメモリセルの数が増加した場合にはリフレッシュ制御信号REF1の発生頻度を増加させる(セルフリフレッシュの対象となるメモリセルの数が減少した場合にはリフレッシュ制御信号REF1の発生頻度を低減させる)必要がある。これに対応した実施例(第5実施例)が図8に示すものである。

【0039】図8は本発明に係る半導体記憶装置の第5 実施例を示すブロック図であ り、参照符合51は分周器 を示している。図8に示されるように、本第5実施例で は、発振器5の出力を分周器51で分周してリフレッシ ュ制御回路 4 に供給するようになっている。 リフレッシ ュアドレスレジスタ61cにはセルフリフレッシュの対 **象となるメモリセルブロックの個数の情報が格納されて** おり、これに応じて分周器51の分周率を変更するよう になっている。具体的に、例えば、セルフリフレッシュ の対象となるメモリセルブロック数が4個、2個および 1個の場合、分周器51の出力(周波数)は、メモリセ ルブロック数が4個の場合のを基準 (1倍)とすると、 メモリセルブロック数が2個および1個のときそれぞれ 基準 周波数の 1/2倍および1/4倍となるようにす る。これによりリフレッシュアドレスカウンタ7等を必 要最小限の周波数ので駆動することによりより一層消費 **電力を低減することが可能になる。**

【OO40】以上の説明は、半導体記憶装置としてDRAM(SDRAM)を例として説明したが、本発明は、例えば、シンクリンクDRAMやラムパスDRAM(RDRAM)等のメモリセルの記憶保持のために定期的なリフレッシュ動作を必要とする他の様々な半導体記憶装置に対しても適用することができる。

[0041]

【発明の効果】以上、詳述したように、本発明によれば、データを保持する必要な領域だけをリフレッシュすることにより、リフレッシュ動作の消費電力を低減し、パワーダウン状態における消費電力を大幅に削減することが可能な半導体記憶装置を提供することができる。

[図面の簡単な説明]

【図 1】従来の半導体記憶装置の一例を示すブロック図である。

【図2】本発明に係る半導体記憶装置の第1実施例を示すブロック図である。

【図3】図2の半導体記憶装置におけるセルフリフレッシュ動作を説明するための図である。

【図4】本発明に係る半導体記憶装置の第2実施例を示すブロック図である。

【図5】図4の半導体記憶装置におけるセルフリフレッシュ動作を説明するための図である。

【図 5】本発明に係る半導体記憶装置の第3実施例を示すブロック図である。

【図7】本発明に係る半導体記憶装置の第4実施例を示すブロック図である。

【図8】本発明に係る半導体記憶装置の第5実施例を示すブロック図である。

[符号の説明]

1…クロックパッファ(CLKパッファ)

2…コマンドデコーダ

3…アドレスパッファ

4…リフレッシュ制御回路

5…発振器 (OSC)

6, 6a, 6b, 6c, 6d…モードレジスタ

7, 7 a, 7 b…リフレッシュアドレスカウンタ

8…RAS系制御回路

9... DR AM 37

10, 14…セレクタ

1 1…アドレスラッチ

12, 12a, 12b…比較器

13…ANDケート

5 1 … 分周器

51, 51a, 51b, 51c, 51d…リフレッシュ

アドレスレジスタ

121…0Rゲート

122…カウンタ

